В книге рассматриваются методы и алгоритмы анализа логических корреляций в цифровых КМОП-схемах. Показаны возможности использования логических корреляций для повышения качества результатов проектирования в анализе помехоустойчивости и быстродействия схем. Книга основана на результатах, полученных в Учреждении Российской академии наук Институте проблем проектирования в микроэлектронике РАН (ИППМ РАН). Материал, изложенный в книге, является основой лекционного курса для магистров факультета ЭКТ Московского института электронной техники, обучающихся по направлению «Электроника и микроэлектроника», а также предназначен для научных работников и инженеров, специализирующихся в области методов математического моделирования САПР СБИС.
Доступен ознакомительный фрагмент
